(54) GLASS MOLD TYPE SEMICONDUCTOR DEVICE

(11) 55-86142 (A) (43) 28.6.1980 (19) JP

(21) Appl. No. 53-158591 (22) 25.12.1978


(71) HITACHI SEISAKUSHO K.K. (72) KENSUKE SUZUKI

(51) Int. Cl3. H01L23/30,H01L23/48

PURPOSE: To reduce void generation by chamfering to a required extent the shoul-

ders of an electrode on the fixing side of a semiconductor pellet.

CONSTITUTION: A jig used for adhering a semiconductor pellet and an electrode has an inside diameter larger than the maximum diameter of the two. Therefore, a step is formed between the electrode and the pellet when assembled. If corner radii 22a are made on the shoulders of an electrode 22, void generation is reduced at the time of glass sealing, and if radii larger than about a half of the step are made, void generation can be reduced extremely and the reliability of the device is improved.



(54) SEMICONDUCTOR DEVICE

(11) 55-86144 (A) (43) 28.6.1980 (19) JP

(21) Appl. No. 53-158538 (22) 25.12.1978

(71) CHO LSI GIJUTSU KĖNKYU KUMIAI


(72) HIROYUKI YOSHIMOTO(1)

(51) Int. Cl<sup>3</sup>. H01L27/00

PURPOSE: To suppress the fluctuation of substrate potential and stabilize operations in an IC substrate by connecting a smoothing capacitor between a part on the sub-

strate potential and the earth lead of the IC substrate.

CONSTITUTION: Over a ceramic base 22 with a concave part on its surface, a metal layer 29 is coated from the concave part via one of the convex parts and a side face to the center of the bottom face, and also from the other convex part via a side face to the center of the bottom face, a metal layer 30 is coated, and the metal layers 29 and 30 are insulated with each other on the bottom face by an insulating layer 31. Next, in the concave part of the base 22, an IC substrate 21 is fixed, and electrodes provided on it are connected with a lead 26 and an earth lead 27 penetrating seal glass 25 provided on the convex parts by bonding wires 28. next, on the base 22, a ceramic cap 23 with a concave part on the lower face is placed via the glass 25 and a space 24 is formed over the substrate 21. By so doing, a capacitor Cext is formed between the end 29B of the metal layer 29 and the end 30B of the layer 30, and the fluctuation of the substrate potential is reduced.



(54) MANUFACTURE OF CAPACITOR

(11) 55-86145 (A) (43) 28.6.1980 (19) JP


(21) Appl. No. 53-161641 (22) 23.12.1978


(71) FÜJITSU K.K. (72) OSAMU AKANUMA(2)

(51) Int. Cl<sup>3</sup>. H01L27/04,H01L29/94

**PURPOSE:** To plate securely an upper electrode formed over a lower electrode by removing an overhang part formed around the lower electrode when manufacturing a capacitor.

CONSTITUTION: On a semiconductor substrate 1, a multi-layer metallizing layer 2 consisting of chromium, platinum and gold from the bottom is coated, and on the layer, a resist layer 3 with a hole 4 is provided, and making the layer 2 negative, the layer is plated selectively and lower electrode 5 of gold thicker than the layer 3 is formed. At this time, on the rim of the hole 4, an unnecessary brim 5' is formed. Therefore, on the layer 5, a resist layer 10 of a size corresponding to the hole 4 is formed again and the brim 5' is removed by etching with the mixed liquid of potassium iodide. After that, the layer 3 is removed, and on the whole surface including the layer 5 whose side face is exposed too, a chromium layer 6 is coated, then the layer surface is covered with a dielectric silica film 7 and a Cr-Pt-Au metallizing layer 8, and providing a resist layer 11 on both sides, an upper electrode 12 is formed by plating using the layer 8 as a negative electrode. Next, the layer 11 and the unnecessary parts of the layers 7 and 8 are removed.





## (9) 日本国特許庁 (JP)

①特許出願公開

# ⑫公開特許公報(A)

昭55--86144

Int. Cl.<sup>3</sup>H 01 L 27/00

識別記号

庁内整理番号 6426-5F 63公開 昭和55年(1980) 6 月28日

発明の数 1 審査請求 未請求

(全3 頁)

## 60半導体装置

顧 昭53-158538

20年

②特

顧 昭53(1978)12月25日

@発明

吉本広行 東京都品川区戸越5丁目11番地

⑦発明者佐藤克之

小平市学園西町1丁目17番地

⑪出 願 人 超エル・エス・アイ技術研究組

合

川崎市髙津区宮崎4丁目1番1

号

個代 理 人 弁理士 薄田利幸

#### 明 細 警

発明の名称 半導体装置

## 特許請求の範囲

1. 基板電位を内部で発生し得るようにしたIO 基板と、とのIO基板を収納して気密封止したパッケージと、このパッケージを貧適して前記IC 基板に電気的に接続した複数個のリードと、前記 IO基板の基板電位にある部分と前配複数個のリードのうちの接地用リードとの間に接続した平滑 コンデンサとを具備することを特徴とする半導体 整盤。

## 発明の詳細な説明

本発明は基板電位を内部で発生し得るようにしたIO基板を備える半導体装置の改良に関する。

基板電位(V<sub>BB</sub>)発生回路をIO基根に内以させることはすでに知られており、例えば第1図に示すように等価固路で投示される。第1図において、1はIO基板、11はV<sub>BB</sub>発生回路、12は基板電位部分で通常サブストレイトと称される。このようなIO基板1において負荷変動が

あると、負荷変動の直流分は V B B 発生回路 1 1 の動作能力で吸収され、交流分はそれの発生類の容量 C a と I C 基板 1 の容量 C a で分割して抑制することになる。ところがダイナミック形半導体接電ではテャージの充放電時の波形が急峻であることから、 C a , C a で抑えることが出来ず落板電位が大幅に変動する欠点がある。基板電位の変動は装置の機能領域のしきい値電圧 V t h や接合容量の変動を招くので好ましくない。

本発明の目的は、基板電位の変動を抑えIO基板内の安定な動作を可能にした改良された半導体 装縦を提供することにある。

本结明による半導体装置の特徴とするところは、I O 基板の基板電位にある部分と接地用リードとの間に平滑コンデンサを接続した点にある。即ち、第2図に示すように基板電位部分12とアース間に平滑コンデンサ Oext を接続したものである。このようにすることにより、テャージの急峻な充放電の変化ムマに伴う基板電位の変動は…

以下本発明半導体装置の実施例を第3図により 詳細に説明する。図において、21は内部に基板 電位発生回路を備えたIC基板、22及び23は 組合せることによりIO菇根21を収納する空間 24を形成するセラミックペース及びセラミック ヤヤツブ、25はセラミックペース22とセラミ ツクキャップ28とを気密に封着するシールガラ ス、26,27はシールガラス25を資施する複 数個のリード、28はIC拡板21とリード26. 27とを接続するポンディングワイヤ、29及び 3 0 はセラミツクペース2 2 の表面に形成された 金属層で、一方の金属層29は一端29点 がIo ツクペース得)に接着し、他端29B がセラミッ クペース 2 2 の外側の底面 2 2 1 に延び、他方の 金異層30は一端30▲ が接地用のリードとなる

どが考えられる。

### 図面の簡単を説明

第1 図は従来の半導体装置の等価回路図、第2 図は本発明の半導体装置の等価回路図、第3 図は 本発明の一実施例による半導体装置を示す機略断 面図である。

(3)

21……IO歯板、22……セラミンクベース、23……セラミンクキャンプ、26,27……リード、29,30……金属帽、31……絶縁帽、Oest……平滑コンデンサ、

代理人 弁理士 桜 田 利 幸

特別昭55-86144(2) リード27に接着し、他増30Bがセラミックペース22に延びる一方の金鳳暦29の他増29B上に絶録増31を介して延びている。これによって一方の金鳳暦29の他増29B、 絶録暦31及び他方の金鳳暦30の他増30Bによつてコンデンサ0extが形成される。

以上の構成にすれば、その等価回路が第2図に 示すものと同様になることは明らかであろう。

上配実施例の構成によれば、半導体装置の形状. 寸法を殆ど変更するととなく基板電位変動の少ない半導体装置を得るととが出来る。

本発明は第3図に示す構成に限定されるととなく本発明の思想の範囲内で種々の変更が可能である。例えば第3図において、一方の金風層 29をセクミンクベース22のIの基板21 側の部分29 B とに2分割し、両者をセクミンクベース22を貫通する導
低路290 で相互接続する構成、或いはセラミンクベース22に平滑コンデンサを一体に形成する ことなく市販のコンデンサを半田付けする構成な

(4)

